要点：CoPoS とは？
CoPoS は Chip on Panel on Substrate の略で、チップ（Chip）をパネルのインターポーザー（Panel）に接合し、さらにパッケージ基板（Substrate）に接合します。構造は CoWoS と同じく 3 層で、違いはインターポーザーが円形ウェーハから角形パネルになることです。報道によれば CoWoS-L／CoWoS-R の角形への延長版です。現在の公開報道によると、TSMC は 310×310 mm のパネルを狙い、2026 年に采鈺で実験ラインを構築して装置と材料を検証、2027 年に試作、最短で 2028 年末に嘉義 AP7 で量産する見込みです。
CoPoS の構造：チップ・パネル・基板の 3 層
AI アクセラレータでは、演算チップと複数の HBM 高帯域メモリをすぐ近くに置かないと、高速でデータを転送できません。そこでチップと基板の間に「インターポーザー」を 1 層追加し、チップ間の細密な配線をすべてこの層に作ります。
CoWoS には 3 種類のインターポーザーがあります。CoWoS-S はシリコンインターポーザー全体、CoWoS-R は高分子と銅配線の再配線（RDL）インターポーザー、CoWoS-L は再配線インターポーザーに局所的なシリコンブリッジを埋め込んだものです（TSMC 3DFabric）。報道によれば CoPoS は CoWoS-L／CoWoS-R の角形への延長版で（T 客邦）、つまりインターポーザーが再配線中心だからこそ、ウェーハからパネルに移して作れるのです。
なぜ円形ウェーハから角形パネルに変えるのか？
インターポーザーは角形で、しかも大型化を続けています。円形ウェーハの縁には完全な角形を置けず、インターポーザーが大きいほど無駄になる縁の面積の割合が高くなります。角形パネルにはこの問題がありません。
面積だけで見ると、300 mm ウェーハは約 70,686 mm²、310×310 mm パネルは 96,100 mm² で、約 36% 多くなります。しかし実際に置けるインターポーザーの数の差はもっと大きく、インターポーザーのサイズ別に試算すると次のようになります：
| インターポーザーのサイズ | 300 mm ウェーハ | 310×310 mm パネル | パネル／ウェーハ |
|---|---|---|---|
| 50×50 mm | 21 枚 | 36 枚 | 約 1.7 倍 |
| 60×60 mm | 12 枚 | 25 枚 | 約 2.1 倍 |
| 80×80 mm | 6 枚 | 9 枚 | 約 1.5 倍 |
試算条件：ウェーハの縁を 3 mm、パネルの四辺を 5 mm 確保し、スクライブラインは差し引かず、規模の比較用です。実際の数は TSMC の設計ルールによります。インターポーザーが大きいほどパネルの優位は通常はっきりしますが、80 mm の行はパネルに 3×3 しか置けないため倍率がむしろ低く、実際の効果はインターポーザーのサイズと配置次第です。
CoPoS と CoWoS の違いは？
| CoWoS | CoPoS | |
|---|---|---|
| 正式名称 | Chip on Wafer on Substrate | Chip on Panel on Substrate |
| インターポーザーのキャリア | 300 mm の円形ウェーハ | 310×310 mm 角形パネル |
| インターポーザーの種類 | シリコン（S）、再配線（R）、再配線＋シリコンブリッジ（L） | 報道によれば R／L 型の延長 |
| プロセス装置 | ウェーハレベル装置（円形、300 mm） | パネルレベル装置（角形、大型）、再設計または検証が必要 |
| 状況 | 量産中、生産能力がひっ迫 | 開発中、2026 年に装置と材料を検証 |
| 量産スケジュール | 量産済み | 最短で 2028 年末～2029 年 |
| 用途 | AI アクセラレータ、HPC | 大型の AI・HPC チップ |
CoPoS は CoWoS を全面的に置き換えるものではありません。TSMC も、パネルパッケージが短期的に最大級の AI プロセッサ向けの CoWoS を置き換えることはないとしています（Tom's Hardware）。より可能性が高いのは両者の併存で、CoPoS は生産能力の拡大とコスト低減に使われるでしょう。
CoPoS のプロセスの流れ
TSMC はまだ全体の流れを公開していません。公開情報によれば、CoPoS の流れは CoWoS に近く、前半がウェーハからパネル上に変わるだけです：
パネルインターポーザー
310×310 mm のキャリアに剥離層を塗り、多層の再配線を作ります。CoWoS-L 型はさらに局所的なシリコンブリッジを埋め込み、最後にマイクロバンプパッドを作ります。
チップをパネルに接合（CoP）
演算チップと HBM にフラックスを付けてパネルに接合し、リフロー後にパネルレベル Defluxでマイクロバンプの隙間のフラックスを洗い落とし、乾燥・プラズマ洗浄の後、アンダーフィルを充填します。
パネルのモールドと裏面プロセス
パネル全体をモールドして研削し、キャリアを剥離して C4 バンプを作ります。
パネルのダイシング
パネルを「チップ＋インターポーザー」のモジュールに切り分け、ダイシング後に洗浄します。
基板への接合（oS）と後工程
CoWoS と同じです：基板へフリップチップ接合、Deflux、アンダーフィル、リッド、ボール搭載、Deflux、テスト、出荷。
各工程の全リストと、CoPoS と CoWoS・FCBGA など 8 種のパッケージの比較は、半導体パッケージのフロー図：CoPoSをご覧ください。
CoPoS はいつ量産されるか？スケジュールのまとめ
報道：采鈺に最初の実験ライン、量産は嘉義で
2026 年に采鈺で最初の実験ラインを設け、量産拠点は嘉義サイエンスパークの AP7 とする計画。
出典：T 客邦、2025-06-18装置と材料の検証期
TrendForce は、TSMC が 310×310 mm の基板サイズを狙っており、2026 年は装置・材料メーカーにとって検証の重要な時期だと指摘しています。
出典：経済日報、2026-06-17采鈺・龍潭の試作ライン、2 系統で評価
報道によれば実験ラインは 2 本に分かれ、1 本は海外の大手装置メーカーの案、もう 1 本は台湾の装置メーカーの案を採用しています。
出典：AI Weekly が The Information を引用、2026-07-30試作へ
TrendForce の予測による。
出典：経済日報量産
TrendForce は 2028 年後半の量産を見込み、別の報道では 2028 年末～2029 年に嘉義 AP7 で量産としています。
出典：経済日報、T 客邦次の一手：ガラス基板
CoPoS の後はガラスコア基板（Glass Core Substrate）へと布石が移り、妥当な量産時期は 2030 年以降と推定されています。
出典：科技新報、2026-06-17
スケジュールは各メディアと調査機関の報道・予測で、TSMC の正式発表ではありません。
ウェーハからパネルに変わると、プロセスで何を克服する必要があるか？
反り
異なる材料を重ねると熱膨張係数（CTE）が違うため、加熱するとパネルが反り、露光の位置合わせと歩留まりに影響します。面積が大きいほど顕著です（科技新報）。
大面積の再配線
多層メタルと高密度 I/O を、310 mm 幅のパネル上で同じ細さ・同じ均一さで作るのは、300 mm ウェーハより難しくなります。
搬送と位置合わせ
既存のパッケージ装置の多くは円形ウェーハ向けに設計されており、角形の大型パネルの搬送・保持・位置合わせは再設計が必要です。
ウェットプロセスと洗浄
パネルレベル Deflux では、310 mm の幅全体に均一に噴射してマイクロバンプの隙間をきれいに洗い、さらにパネル全体を水跡なく乾かす必要があります。角形パネルはコンベヤ式の連続洗浄に向いていますが、噴射と乾燥の均一性が検証の要点です。
これが 2026 年が装置検証の重要な時期とみなされる理由です。どの装置がパネルレベルの検証を通るかが、その後のサプライチェーンを決めます。報道によれば、TSMC の先端パッケージの増産と CoPoS の推進で最も直接的に恩恵を受ける台湾の装置・基板・後工程メーカーは十数社にのぼります（財報狗、2026-06-08）。
CoPoS と FOPLP、ガラス基板の関係は？
| 技術 | 何か | CoPoS との関係 |
|---|---|---|
| FOPLP | パネルレベルのファンアウトパッケージ：チップをパネル上に置いてモールドし、再配線を作る。通常は別のインターポーザーが不要 | どちらも角形パネルを使い、パネルメーカーや装置メーカーの大型パネルの経験を共有できる |
| CoPoS | パネルレベルの 2.5D パッケージ：パネルインターポーザー＋パッケージ基板 | 本記事の主役 |
| ガラス基板 | 有機材料の代わりにガラスを基板のコアにし、ガラス貫通電極（TGV）が必要 | CoPoS の次の一手、2030 年以降と推定 |
よくある質問
CoPoS とはどういう意味ですか？
CoPoS は Chip on Panel on Substrate の略で、TSMC が開発中のパネルレベル先端パッケージです。チップを角形パネルで作ったインターポーザーに接合し、さらにパッケージ基板に接合するもので、半導体の後工程に属します。
CoPoS と CoWoS の違いは？
構造は同じくチップ・インターポーザー・基板の 3 層で、違いはインターポーザーです。CoWoS は 300 mm の円形ウェーハ、CoPoS は 310×310 mm の角形パネルを使います。角形パネルは縁の無駄が少なく、1 枚でより多くのインターポーザーを作れます。
CoPoS はいつ量産されますか？どこで生産しますか？
現在の報道によると、2026 年に采鈺で実験ラインを構築して装置と材料を検証し、2027 年に試作、最短で 2028 年末～2029 年に嘉義サイエンスパークの AP7 で量産する見込みです。以上はメディアと調査機関の予測で、TSMC の正式発表ではありません。
CoPoS のパネルの大きさは？
TrendForce の報道によれば、TSMC は短期的に 310×310 mm を狙っています。面積は約 96,100 mm² で、300 mm ウェーハより約 36% 大きく、しかも角形で縁の無駄が少なくなります。
CoPoS は CoWoS を置き換えますか？
短期的には置き換えません。TSMC はパネルパッケージが短期的に最大級の AI プロセッサ向けの CoWoS を置き換えることはないとしており、両者の併存で CoPoS は生産能力の拡大に使われる可能性が高いでしょう。
CoPoS と FOPLP は同じですか？
違います。どちらも角形パネルを使いますが、FOPLP はファンアウトパッケージで、通常は別のインターポーザーがありません。CoPoS はパネルで作ったインターポーザーをパッケージ基板に接合するもので、2.5D パッケージに属します。