中文|EN|日本語
提交需求
Front-end Process・Wafer Fabrication Flow Charts

半導體前段製程流程圖：先進邏輯、DRAM、3D NAND、功率元件的晶圓製造流程

前段製程在晶圓廠裡，把一片空白矽晶圓做成佈滿電路的晶圓，之後才送到封測廠做後段。不同產品的做法差很多：先進邏輯晶片拚電晶體做到最小、DRAM 要做又高又細的電容、3D NAND 要疊幾百層、功率元件要讓大電流垂直穿過晶圓。本頁把 4 種產品從晶圓進廠到出貨的模組與步驟畫成流程圖，共 222 道製程，重複的步驟標出次數。搭配 長晶製程流程圖（34 道）與 後段製程流程圖（8 種封裝、385 道），超過 600 道製程從長晶到出貨一次看懂，每一站都附說明。

撰文：Lawrence Hsu，DEYly 帝亞智能 COO
發布 ・最後更新

4 種產品總覽

4 種產品用的都是同一種矽晶圓（功率元件另有碳化矽晶圓），由上游的矽晶圓廠長晶、切片、拋光後供應，晶圓廠拿到之後才依產品走不同的流程。

點產品名稱切換到該產品的流程圖
產品代表產品製程與晶圓製程特色接哪種後段封裝
先進邏輯CPU、GPU、手機處理器、AI 加速器3、2 奈米級；12 吋電晶體最小、光罩層數最多，金屬導線十幾層FCBGA、扇出型 InFO、CoWoS
DRAM電腦與手機記憶體、HBM1β 奈米級；12 吋一個電晶體＋一個高深寬比電容打線 BGA；HBM 疊好後進 CoWoS
3D NANDSSD、手機儲存200～300 層以上堆疊；12 吋先疊幾百層薄膜，再一次蝕刻深孔打線 BGA（多顆晶粒堆疊）
功率元件電動車、充電器、太陽能逆變器、工業馬達微米級；8、6 吋電流垂直穿過晶圓，背面也要做金屬QFP、QFN、功率模組

4 種產品的前段流程圖

晶圓廠裡也分前段 FEOL（電晶體）、中段 MOL（接觸）、後段 BEOL（金屬導線），三段都在晶圓廠內，跟封測廠的後段封裝不同。本頁依公開教科書與產業資料整理，各晶圓廠的實際步驟、層數與配方不同且多為機密。

先進邏輯晶片（3／2 奈米級，GAA 奈米片電晶體）

CPU、GPU、手機處理器、AI 加速器的運算晶片。以最新的環繞式閘極（GAA）奈米片電晶體為例，鰭式電晶體（FinFET）的流程大致相同、少了奈米片相關步驟。整顆晶片要數十層光罩，其中金屬導線就有十幾層。

共 67 道製程（框起來重複的步驟只算一次）

時事台積電 3 奈米（N3）用於 Apple、NVIDIA 等最新晶片，2 奈米（N2）改用 GAA 奈米片電晶體，2025 年下半年起量產。

先進邏輯共 67 道製程

怎麼讀：每個模組一排、由上往下；每一站由上往下做，沿藍色箭頭接到下一站。橘色虛線框裡的步驟要重複，框上標示次數。點任一格可看說明。

青綠底 ↗：有相關知識文章藍綠各半 ↗：產品和知識文章都有橘色虛線框：重複的步驟（標示次數）藍色箭頭：接到下一站綠框：流程終點
晶圓準備
  • 晶圓準備第 1–5 道
    1. 1晶圓進料12 吋矽晶圓（矽晶圓廠供應）
    2. 2進料檢驗平坦度・缺陷・微粒
    3. 3雷射刻號Wafer ID
    4. 4初始濕式清洗RCA 清洗：去微粒・有機物・金屬
    5. 5裝入晶圓傳送盒FOUP，之後全程在 FOUP 裡搬運
接著：電晶體前段（FEOL）
電晶體前段（FEOL）
  • 鰭片與隔離第 6–15 道
    1. 6矽／矽鍺超晶格磊晶GAA 奈米片的原料層
    2. 7硬遮罩沉積
    3. 8微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
    4. 9量測：線寬・疊對CD-SEM／Overlay
    5. 10鰭片蝕刻乾式電漿蝕刻
    6. 11去光阻・清洗灰化＋濕式清洗
    7. 12淺溝槽隔離填充STI：氧化物沉積
    8. 13CMP 平坦化
    9. 14CMP 後清洗
    10. 15鰭片露出Fin Reveal：回蝕氧化物
  • 井區佈植第 16–19 道
    1. ↻ 重複 ×數次（N 井、P 井、臨界電壓調整）
      1. 16微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
      2. 17離子佈植N 井／P 井
      3. 18去光阻・清洗灰化＋濕式清洗
    2. 19快速熱退火RTA：活化摻質
  • 虛擬閘極與間隙壁第 20–25 道
    1. 20閘極介電層・多晶矽沉積虛擬閘極
    2. 21微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
    3. 22量測：線寬・疊對CD-SEM／Overlay
    4. 23閘極蝕刻
    5. 24去光阻・清洗灰化＋濕式清洗
    6. 25間隙壁沉積與蝕刻Spacer
  • 源極／汲極第 26–30 道
    1. 26源汲極凹蝕
    2. 27內間隙壁GAA：隔開奈米片與源汲極
    3. 28清洗磊晶前清洗
    4. 29源汲極磊晶PMOS 矽鍺／NMOS 磷化矽
    5. 30雷射退火
  • 金屬閘極置換第 31–37 道
    1. 31層間介電質沉積・CMPILD0
    2. 32移除虛擬閘極
    3. 33釋放奈米片選擇性蝕刻矽鍺
    4. 34清洗
    5. 35高介電常數閘極氧化層ALD：HfO₂
    6. 36功函數金屬ALD：調整臨界電壓
    7. 37閘極金屬填充・CMP
接著：中段接觸（MOL）
中段接觸（MOL）
  • 接觸第 38–46 道
    1. 38介電層沉積
    2. 39微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
    3. 40量測：線寬・疊對CD-SEM／Overlay
    4. 41接觸孔蝕刻
    5. 42去光阻・清洗灰化＋濕式清洗
    6. 43矽化物形成降低接觸電阻
    7. 44接觸金屬填充鎢或鈷
    8. 45CMP 平坦化
    9. 46CMP 後清洗
接著：後段金屬導線（BEOL）
後段金屬導線（BEOL）
  • 金屬導線第 47–56 道
    1. ↻ 每一層金屬重複 ×12～15 層
      1. 47低介電常數介電層沉積Low-k
      2. 48微影：EUV 或多重曝光最細的幾層用 EUV
      3. 49量測：線寬・疊對CD-SEM／Overlay
      4. 50溝槽・通孔蝕刻雙鑲嵌 Dual Damascene
      5. 51去光阻・清洗灰化＋濕式清洗
      6. 52阻障層・銅種子層PVD
      7. 53電鍍銅
      8. 54銅 CMP
      9. 55CMP 後清洗
      10. 56缺陷檢測
  • 頂層與鈍化第 57–61 道
    1. 57頂層厚金屬・鋁墊
    2. 58鈍化層沉積氮化矽・氧化矽
    3. 59微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
    4. 60開墊蝕刻Pad Open
    5. 61去光阻・清洗灰化＋濕式清洗
接著：測試
測試
  • 晶圓測試第 62–63 道
    1. 62晶圓允收測試WAT：量測切割道上的測試結構
    2. 63晶圓針測CP：逐顆電性測試
接著：出貨
出貨
  • 出貨第 64–67 道
    1. 64出貨檢驗外觀・缺陷・資料核對
    2. 65裝入晶圓運送盒FOSB
    3. 66真空防潮包裝防潮袋＋乾燥劑，抽真空封口
    4. 67送往封測廠接後段製程
    5. ✓ 晶圓完成，送往封測廠

DRAM 記憶體（1β 奈米級）

電腦與手機的主記憶體，也是 HBM 的來源。每個記憶單元是「一個電晶體＋一個電容」：字元線埋在矽裡（埋入式字元線），上方做位元線，最上面是又高又細的電容。HBM 用的 DRAM 晶圓還要另外做矽穿孔（TSV），才能一層層疊起來。

共 60 道製程（框起來重複的步驟只算一次）

時事AI 伺服器大量使用 HBM，記憶體大廠紛紛把產能轉向 HBM 用的 DRAM 晶圓，帶動 DRAM 漲價。

DRAM共 60 道製程

怎麼讀：每個模組一排、由上往下；每一站由上往下做，沿藍色箭頭接到下一站。橘色虛線框裡的步驟要重複，框上標示次數。點任一格可看說明。

青綠底 ↗：有相關知識文章藍綠各半 ↗：產品和知識文章都有橘色虛線框：重複的步驟（標示次數）藍色箭頭：接到下一站綠框：流程終點
晶圓準備
  • 晶圓準備第 1–5 道
    1. 1晶圓進料12 吋矽晶圓（矽晶圓廠供應）
    2. 2進料檢驗平坦度・缺陷・微粒
    3. 3雷射刻號Wafer ID
    4. 4初始濕式清洗RCA 清洗：去微粒・有機物・金屬
    5. 5裝入晶圓傳送盒FOUP，之後全程在 FOUP 裡搬運
接著：記憶單元陣列
記憶單元陣列
  • 主動區與隔離第 6–14 道
    1. 6硬遮罩沉積
    2. ↻ 多重曝光 ×2～4 次
      1. 7微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
      2. 8蝕刻・間隙壁轉移SAQP 等自對準多重圖形
    3. 9量測：線寬・疊對CD-SEM／Overlay
    4. 10主動區蝕刻
    5. 11去光阻・清洗灰化＋濕式清洗
    6. 12淺溝槽隔離填充STI
    7. 13CMP 平坦化
    8. 14CMP 後清洗
  • 埋入式字元線第 15–20 道
    1. 15微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
    2. 16字元線溝槽蝕刻
    3. 17去光阻・清洗灰化＋濕式清洗
    4. 18閘極氧化
    5. 19閘極金屬填充氮化鈦／鎢
    6. 20凹蝕・絕緣封蓋
  • 位元線第 21–28 道
    1. 21微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
    2. 22位元線接觸蝕刻
    3. 23去光阻・清洗灰化＋濕式清洗
    4. 24位元線金屬沉積
    5. 25微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
    6. 26位元線蝕刻
    7. 27去光阻・清洗灰化＋濕式清洗
    8. 28間隙壁沉積
  • 儲存電容第 29–37 道
    1. 29儲存節點接觸SNC
    2. 30電容模具沉積高深寬比結構
    3. 31微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
    4. 32電容孔蝕刻深寬比 50 以上
    5. 33去光阻・清洗灰化＋濕式清洗
    6. 34下電極沉積氮化鈦
    7. 35移除模具濕式蝕刻
    8. 36電容介電層ALD：高介電常數材料
    9. 37上電極沉積
接著：周邊電路
周邊電路
  • 周邊電晶體第 38–42 道
    1. ↻ 重複 ×數次（N 型、P 型）
      1. 38微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
      2. 39離子佈植
      3. 40去光阻・清洗灰化＋濕式清洗
    2. 41周邊閘極
    3. 42快速熱退火RTA
接著：金屬導線
金屬導線
  • 金屬導線第 43–49 道
    1. ↻ 每一層重複 ×3～4 層
      1. 43介電層沉積
      2. 44微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
      3. 45溝槽・通孔蝕刻
      4. 46去光阻・清洗灰化＋濕式清洗
      5. 47金屬沉積鎢／銅／鋁
      6. 48CMP 平坦化
      7. 49CMP 後清洗
  • 鈍化第 50–53 道
    1. 50鈍化層沉積
    2. 51微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
    3. 52開墊蝕刻
    4. 53去光阻・清洗灰化＋濕式清洗
接著：測試
測試
  • 晶圓測試第 54–56 道
    1. 54晶圓允收測試WAT：量測切割道上的測試結構
    2. 55雷射修補用備援電路取代壞的記憶單元
    3. 56晶圓針測CP：逐顆電性測試
接著：出貨
出貨
  • 出貨第 57–60 道
    1. 57出貨檢驗外觀・缺陷・資料核對
    2. 58裝入晶圓運送盒FOSB
    3. 59真空防潮包裝防潮袋＋乾燥劑，抽真空封口
    4. 60送往封測廠接後段製程
    5. ✓ 晶圓完成，送往封測廠

3D NAND 快閃記憶體（200 層以上）

SSD、手機的儲存晶片。把記憶單元一層層往上疊，現在已經超過 200 層：先疊出幾百層薄膜，再一次蝕刻出深孔當作通道。很多廠把周邊電路做在記憶陣列正下方（CuA），或做在另一片晶圓再接合上去。

共 54 道製程（框起來重複的步驟只算一次）

時事AI 資料中心大量採用企業級 SSD，3D NAND 層數持續往 300 層以上推進。

3D NAND共 54 道製程

怎麼讀：每個模組一排、由上往下；每一站由上往下做，沿藍色箭頭接到下一站。橘色虛線框裡的步驟要重複，框上標示次數。點任一格可看說明。

青綠底 ↗：有相關知識文章藍綠各半 ↗：產品和知識文章都有橘色虛線框：重複的步驟（標示次數）藍色箭頭：接到下一站綠框：流程終點
晶圓準備
  • 晶圓準備第 1–5 道
    1. 1晶圓進料12 吋矽晶圓（矽晶圓廠供應）
    2. 2進料檢驗平坦度・缺陷・微粒
    3. 3雷射刻號Wafer ID
    4. 4初始濕式清洗RCA 清洗：去微粒・有機物・金屬
    5. 5裝入晶圓傳送盒FOUP，之後全程在 FOUP 裡搬運
接著：周邊電路（陣列下方）
周邊電路（陣列下方）
  • 周邊電晶體第 6–13 道
    1. ↻ 重複 ×數次
      1. 6微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
      2. 7離子佈植
      3. 8去光阻・清洗灰化＋濕式清洗
    2. 9周邊閘極
    3. 10快速熱退火RTA
    4. 11下層金屬導線
    5. 12CMP 平坦化
    6. 13CMP 後清洗
接著：記憶陣列堆疊
記憶陣列堆疊
  • 多層薄膜堆疊第 14–15 道
    1. ↻ 交替沉積 ×200～300 層
      1. 14氧化矽沉積
      2. 15氮化矽沉積
  • 通道孔第 16–24 道
    1. ↻ 分段堆疊 ×2～3 段（Deck）
      1. 16硬遮罩沉積
      2. 17微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
      3. 18量測：線寬・疊對CD-SEM／Overlay
      4. 19通道孔蝕刻深寬比 60 以上
      5. 20去光阻・清洗灰化＋濕式清洗
    2. 21電荷捕捉層沉積氧化物／氮化物／氧化物
    3. 22通道多晶矽沉積
    4. 23孔填充・CMP
    5. 24CMP 後清洗
  • 階梯第 25–29 道
    1. ↻ 修整光阻＋蝕刻 ×數十次
      1. 25微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
      2. 26階梯蝕刻
      3. 27光阻修整
    2. 28去光阻・清洗灰化＋濕式清洗
    3. 29介電層填充・CMP
  • 閘極置換第 30–35 道
    1. 30微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
    2. 31狹縫蝕刻
    3. 32去光阻・清洗灰化＋濕式清洗
    4. 33移除氮化矽熱磷酸濕式蝕刻
    5. 34鎢填充字元線
    6. 35狹縫填充
接著：接觸與導線
接觸與導線
  • 接觸與導線第 36–48 道
    1. 36微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
    2. 37階梯接觸孔蝕刻深淺不一
    3. 38去光阻・清洗灰化＋濕式清洗
    4. 39接觸金屬填充
    5. ↻ 每一層重複 ×2～3 層
      1. 40介電層沉積
      2. 41微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
      3. 42溝槽・通孔蝕刻
      4. 43去光阻・清洗灰化＋濕式清洗
      5. 44金屬沉積
      6. 45CMP 平坦化
      7. 46CMP 後清洗
    6. 47鈍化層沉積
    7. 48開墊蝕刻
接著：測試
測試
  • 晶圓測試第 49–50 道
    1. 49晶圓允收測試WAT：量測切割道上的測試結構
    2. 50晶圓針測CP：逐顆電性測試
接著：出貨
出貨
  • 出貨第 51–54 道
    1. 51出貨檢驗外觀・缺陷・資料核對
    2. 52裝入晶圓運送盒FOSB
    3. 53真空防潮包裝防潮袋＋乾燥劑，抽真空封口
    4. 54送往封測廠接後段製程
    5. ✓ 晶圓完成，送往封測廠

功率元件（溝槽式 MOSFET／IGBT）

電動車、充電器、太陽能逆變器、工業馬達用的功率開關。以溝槽式 MOSFET 為例：電流垂直穿過晶圓，所以背面也要做金屬。IGBT 多一道背面佈植做集極；碳化矽（SiC）元件要 1600°C 以上的高溫活化，設備與晶圓都不同。多在 8 吋、6 吋廠生產，線寬以微米計。

共 41 道製程（框起來重複的步驟只算一次）

時事電動車與 AI 伺服器電源帶動碳化矽（SiC）、氮化鎵（GaN）功率元件需求，台灣廠商積極擴充 8 吋產能。

功率元件共 41 道製程

怎麼讀：每個模組一排、由上往下；每一站由上往下做，沿藍色箭頭接到下一站。點任一格可看說明。

藍底 ↗：有 DEYly 相關產品青綠底 ↗：有相關知識文章藍綠各半 ↗：產品和知識文章都有虛線框：依產品而定藍色箭頭：接到下一站綠框：流程終點
晶圓準備
  • 晶圓準備第 1–5 道
    1. 1磊晶晶圓進料N⁺ 基板＋N⁻ 磊晶層
    2. 2進料檢驗
    3. 3雷射刻號Wafer ID
    4. 4初始濕式清洗RCA 清洗
    5. 5裝入晶圓匣8／6 吋晶圓匣
接著：正面元件
正面元件
  • 溝槽閘極第 6–12 道
    1. 6硬遮罩沉積
    2. 7微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
    3. 8溝槽蝕刻
    4. 9去光阻・清洗灰化＋濕式清洗
    5. 10犧牲氧化・移除修復溝槽表面
    6. 11閘極氧化高溫爐管
    7. 12多晶矽填充・回蝕
  • 本體與源極第 13–20 道
    1. 13微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
    2. 14本體佈植P 型
    3. 15去光阻・清洗灰化＋濕式清洗
    4. 16高溫驅入爐管
    5. 17微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
    6. 18源極佈植N⁺
    7. 19去光阻・清洗灰化＋濕式清洗
    8. 20退火活化
  • 正面金屬第 21–30 道
    1. 21層間介電質沉積
    2. 22微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
    3. 23接觸孔蝕刻
    4. 24去光阻・清洗灰化＋濕式清洗
    5. 25阻障層鈦／氮化鈦
    6. 26厚鋁金屬沉積數微米
    7. 27微影：塗佈・曝光・顯影光阻 Track＋掃描式曝光機
    8. 28金屬蝕刻
    9. 29去光阻・清洗灰化＋濕式清洗
    10. 30鈍化保護層聚醯亞胺
接著：背面製程
背面製程
  • 背面第 31–35 道
    1. 31暫時貼合・晶圓薄化背面研磨
    2. 32背面研磨後清洗
    3. 33背面佈植IGBT 集極（MOSFET 不需要）
    4. 34背面雷射退火IGBT
    5. 35背面金屬鈦／鎳／銀
接著：測試
測試
  • 晶圓測試第 36–37 道
    1. 36晶圓允收測試WAT：量測切割道上的測試結構
    2. 37晶圓針測CP：逐顆電性測試
接著：出貨
出貨
  • 出貨第 38–41 道
    1. 38出貨檢驗外觀・缺陷・資料核對
    2. 39裝入晶圓運送盒FOSB
    3. 40真空防潮包裝防潮袋＋乾燥劑，抽真空封口
    4. 41送往封測廠接後段製程
    5. ✓ 晶圓完成，送往封測廠

晶圓廠設備怕電壓驟降跳機？

曝光機、蝕刻機、離子佈植機一跳機，整盒 25 片晶圓可能報廢，復機還要重新校正好幾小時。瞬間壓降保護器 VSP只保護控制迴路，1 毫秒內切換；機台耐受標準請看 SEMI F47。

聯絡我們
Ask us

找不到答案？直接問我們

把你遇到的狀況告訴我們，由 DEYly 的工程與市場團隊協助判斷，再給出初步建議。

提交需求看解決方案