半導體後段製程流程圖：8 種 IC 封裝製程比較與完整流程（QFN、BGA、FCBGA、CoWoS）

不是。晶圓、基板、記憶體等材料來自不同工廠，各自備料，到接合那一站才會合；每一段的載具形狀（晶圓、條狀基板、單顆）和速度也不同，還有烘烤、測試這類批次製程。所以封測廠是一站一站的設備，以批（Lot）為單位搬運，只有「助焊劑 → 接合 → 回焊 → Deflux」這類步驟固定的小段會用輸送帶連線。

大致分四段：晶圓準備（進料、針測、研磨、切割）、組裝（打線、覆晶或晶圓級重佈線）、保護與接點（封膠、填膠、上蓋、電鍍或植球）、測試與出貨。不同封裝在組裝段差異最大，製程道數從三十多道到七十多道不等。

兩者都可以是打線封裝。QFN 用導線架，接點是封裝底部四周的金屬焊墊，整片封膠後切成單顆；BGA 用基板，底部是一整面錫球，接點數量多很多。BGA 要植球，所以多一次 Deflux；QFN 不用。

打線 BGA 的晶粒正面朝上、用金屬線連到基板；FCBGA 的晶粒翻面、用凸塊直接焊在基板上，再填 underfill。覆晶的連線更短、接點更多、散熱更好，用在 CPU、GPU 等高效能晶片，但多了凸塊製作、覆晶後 Deflux 與底部填膠等製程。

兩者都是台積電的先進封裝。InFO 是扇出型，晶粒放在載板上封膠後直接做重佈線，沒有另外的基板，多用在手機處理器；CoWoS 是 2.5D 封裝，多顆晶片先接到中介層、再接到基板，用在 AI 加速器，製程更長、Deflux 次數更多。

WLCSP 直接在整片晶圓上做重佈線與錫球，切開後的成品就是晶粒大小，錫球直接焊到電路板上，因此不需要導線架或基板，適合手機裡的小型晶片。

依產品而定。AI 加速器多用 CoWoS 這類 2.5D 先進封裝，CPU、GPU 用 FCBGA，手機處理器用扇出型 InFO 或覆晶 FCCSP。先進製程晶片接點多、發熱大，很少用打線封裝。

多用打線封裝，例如 QFN、QFP、打線 BGA，或尺寸很小的 WLCSP。電源管理、類比、MCU、感測器等產品接點少、成本敏感，打線封裝最划算。

所有封裝都有切割後清洗。用到助焊劑的接合（覆晶、植球）之後要 Deflux；封膠後可能要去溢膠；打線與填膠前常用電漿清洗。各封裝的清洗站數量見本文比較總表。